Accueil Remonter Documentations Schémas Logiciels et Circuits Services Liens Contactez-moi Petites Annonces Boutique  
   

 

Microcontrôleurs AVR - Description

Encore relativement peu connus du grand-public et même de nombreux industriels, les microcontrôleurs de la famille AVR d’Atmel ont pourtant de nombreux atouts pour séduire l’un et l’autre.

Couverture du livre

Tout d’abord, ce sont des microcontrôleurs à architecture RISC ce qui, à la manière des célèbres PIC de Microchip, leur confère une puissance et une rapidité d’exécution des programmes peu commune pour des circuits aussi peu coûteux.

Ensuite, et sur ce point ils se démarquent de nombreux microcontrôleurs concurrents, tous les circuits de la famille AVR sont équipés de mémoire de programme de type flash, c’est à dire encore de mémoire programmable et effaçable électriquement en quelques secondes.

Avec eux, vous pouvez donc dire adieu aux antiques circuits programmables par masque dont il fallait commander plusieurs milliers de pièces au minimum, ou bien encore au plus récents circuits à mémoire OTP, programmables électriquement certes mais non effaçables ensuite !

Bien qu’ils soient parfaitement adaptés à de la production en série, les microcontrôleurs AVR conviennent aussi à merveille pour de très petites séries, voire même des productions unitaires. Leurs possibilités de programmation et d’effacement électrique font aussi merveille dans le monde du laboratoire d’études, où la mise au point d’un produit se fait avec une rapidité évidente, ainsi que dans le monde des amateurs et de l’éducation où toutes les erreurs sont permises sans bourse délier.

Qui plus est, cette mémoire est programmable en circuit, ce qui permet comme vous le découvrirez dans cet ouvrage, de programmer ou de re - programmer le microcontrôleur sans même le démonter de l’application dans laquelle il est installé.

Enfin, et cela ne gâte rien, la gamme des circuits AVR d’Atmel est suffisamment fournie pour vous proposer de très larges possibilités de choix, depuis le tout petit ATtiny à 8 pattes jusqu’aux « monstrueux » ATmega pouvant contenir jusqu’à 128 K mots de 16 bits de mémoire de programme.


 

Achetez directement ce livre en ligne chez l'un de mes partenaires : Amazon.fr ou
Alapage.com en cliquant sur le bouton correspondant.


Sommaire

Avant-propos

Chapitre 1 : Présentation générale

  • Deux architectures concurrentes

  • Les points forts de l’architecture RISC

  • Les différentes familles AVR

  • Caractéristiques communes générales

  • Tableaux de sélection

  • Architecture interne

Chapitre 2 : Unité centrale, horloge, reset et interruptions

  • Les horloges

  • La circuiterie de reset

  • Comportement lors d’un reset

  • L’unité centrale et ses registres

  • Les registres de travail

  • Les registres d’état

  • Les registres de contrôle

  • Les interruptions

  • Principes généraux

  • Les registres de contrôle d’interruptions de l’unité centrale

  • Pile et pointeur de pile

  • Vitesse de prise en compte des interruptions

  • Les modes sommeil

  • Le mode attente

  • Le mode arrêt

  • Le mode économie d’énergie

Chapitre 3 : Les ports d’entrées/sorties parallèles

  • Un peu d’organisation

  • Port parallèle non partagé

  • Port parallèle partagé avec la SPI

  • Port parallèle partagé avec le comparateur analogique

  • Port parallèle partagé avec les timers

  • Port parallèle partagé avec l’UART

  • Port parallèle partagé avec le convertisseur analogique/digital

  • Port parallèle partagé avec des fonctions diverses

Chapitre 4 : La mémoire EEPROM de données

  • Généralités

  • Les registres de l’EEPROM de données

  • Utilisation pratique de l’EEPROM de données

  • Corruption des données en mémoire EEPROM

Chapitre 5 : Le comparateur analogique

  • Principe de fonctionnement

  • Le registre de contrôle du comparateur analogique

Chapitre 6 : Le timer chien de garde

  • Qu’est ce qu’un timer chien de garde ?

  • Organisation du timer chien de garde

  • Utilisation du timer chien de garde

Chapitre 7 : Les timers

  • Le timer 0

  • Organisation

  • Les registres du timer 0

  • Le timer 1

  • Organisation

  • Les registres du timer 1

  • Le mode PWM

  • Le timer 2

  • Organisation

  • Les registres du timer 2

  • Le fonctionnement en mode asynchrone

  • Le mode PWM

Chapitre 8 : L’interface série synchrone ou SPI

  • Principe général d’une liaison de type SPI

  • La SPI des microcontrôleurs AVR

  • Les registres de la SPI

  • L’autre rôle de la SPI

Chapitre 9 : L’interface série asynchrone ou UART

  • Organisation de l’interface

  • Les registres de l’UART

  • Le fonctionnement en mode multi-processeurs

Chapitre 10 : Le convertisseur analogique/digital

  • Organisation du convertisseur analogique/digital

  • Principe de fonctionnement

  • Les registres du convertisseur

  • Diminution du bruit parasite

Chapitre 11 : Programmation des mémoires de programme et de données

  • Généralités

  • Programmation parallèle

  • Mise en mode programmation

  • Effacement du circuit

  • Programmation de la mémoire de programme

  • Lecture de la mémoire de programme

  • Programmation de l’EEPROM de données

  • Lecture de l’EEPROM de données

  • Programmation des « fusibles » de configuration

  • Programmation des bits de verrouillage des mémoires

  • Lecture des « fusibles » et des bits de verrouillage

  • Lecture des octets de signature

  • Chronogrammes de la programmation parallèle

  • Programmation série

  • Algorithme de programmation série

  • Interrogation de l’EEPROM de données

  • Interrogation de la mémoire de programme

  • Chronogrammes de programmation série

Chapitre 12 : Les modes d’adressage

  • Adressage direct simple registre

  • Adressage direct double registre

  • Adressage direct des entrées/sorties

  • Adressage direct de donnée

  • Adressage indirect de donnée

  • Adressage indirect de donnée avec déplacement

  • Adressage indirect de registre

  • Adressage indirect de donnée avec pré décrémentation

  • Adressage indirect de donnée avec post incrémentation

  • Adressage utilisant l’instruction LPM

  • Adressage indirect de la mémoire de programme

  • Adressage relatif de la mémoire de programme

Chapitre 13 : Le jeu d’instructions

  • Présentation et syntaxe

  • Liste alphabétique des instructions

Annexe

  • Annexe A : Adresses et contenus des registres des ressources internes

  • Annexe B : Contenu du CD ROM



Site déclaré à la CNIL sous le n° 1112858
© 2008 - C.Tavernier - Reproduction interdite sans autorisation