Microcontrôleurs PIC 24 - Description et mise en oeuvre

Sommaire détaillé

Avant-propos

CHAPITRE 1 : Présentation générale

1.1 Harvard contre Von Neumann
1.2 Les points forts de l’architecture RISC
1.3 Les différentes familles de PIC 8 bits
1.4 Les différentes familles de PIC 16 bits
1.5 Décodez les références
1.6 Une mémoire de programme toujours de type Flash
1.7 Tension d’alimentation
   1.7.1 Cas général
   1.7.2 Les circuits à régulateur de tension intégré

CHAPITRE 2 : L’unité centrale

2.1 Présentation générale
2.2 Modèle du programmeur
   2.2.1 Les registres de travail W0 à W15
   2.2.2 Les registres fantômes
   2.2.3 Pile et pointeur de pile
   2.2.4 Pile logicielle
   2.2.5 Les registres d’état
   2.2.6 Les autres registres de l’unité centrale
2.3 L’unité arithmétique et logique
   2.3.1 L’ALU en mode 8 bits
   2.3.2 Multiplication et division
   2.3.3 Décalages à droite et à gauche
   2.3.4 Boucles et instruction REPEAT
2.4 Cartographie mémoire de l’unité centrale

CHAPITRE 3 : Mémoire de données et mémoire de programme

3.1 La mémoire de données
   3.1.1 Organisation de la mémoire de données
   3.1.2 Organisation des données en mémoire
3.2 La mémoire de programme
   3.2.1 Organisation de la mémoire de programme
   3.2.2 Utilisation des instructions de manipulation de tables
   3.2.3 Utilisation de la zone de visibilité de la mémoire de programme
   3.2.4 Programmation de la mémoire de programme
3.3 Mémoire EEPROM de données
   3.3.1 Adressage de la mémoire EEPROM de données
   3.3.2 Effacement et écriture dans la mémoire EEPROM de données

CHAPITRE 4 : Horloge, reset, interruptions et modes sommeil et assimilés, timer chien de garde

4.1 Les horloges des PIC 24
   4.1.1 Synoptique de l’oscillateur d’horloge
   4.1.2 Les registres de contrôles de l’horloge
   4.1.3 Câblage de l’oscillateur
   4.1.4 Commutation d’horloge
4.2 Les sources de reset des PIC24
   4.2.1 Reset de mise sous tension (POR)
   4.2.2 Reset manuel (/MCLR)
   4.2.3 Reset logiciel (SWR)
   4.2.4 Reset du timer chien de garde (WDTR)
   4.2.5 Reset en cas de chute anormale de la tension d’alimentation (BOR)
   4.2.6 Reset en cas d’incohérence de configuration (CM)
   4.2.7 Reset en cas d’interruption de type trap (TRAPR)
   4.2.8 Reset en cas d’exécution d’un code instruction invalide (IOPUWR)
   4.2.9 Synthèse des informations de reset
4.3 Les interruptions
   4.3.1 Gestion des priorités des interruptions
   4.3.2 Les interruptions de type trap
   4.3.3 L’instruction DISI
   4.3.4 Réveil par une interruption
   4.3.5 Registres de contrôle des interruptions
4.4 Les modes sommeil, attente et somnolence
   4.4.1 Le mode sommeil (sleep)
   4.4.2 Le mode attente (idle)
   4.4.3 Le mode somnolence (doze)
4.5 Le timer chien de garde
   4.5.1 Le timer chien de garde des PIC24
   4.5.2 Schéma synoptique du timer chien de garde

CHAPITRE 5 : Les ports parallèles avec sélection de broche (PPS) et détection de changement d’état (CN)

5.1 Généralités
5.2 Partage des lignes d’entrées/sorties avec d’autres ressources
   5.2.1 Partage d’entrées numériques
   5.2.2 Partage de sorties numériques
   5.2.3 Partage d’entrées/sorties numériques
   5.2.4 Partage d’entrées analogiques
   5.2.5 Partage de sorties analogiques
5.3 La fonction de sélection de broche ou fonction PPS
   5.3.1 Principe d’affectation
   5.3.2 Mécanismes de sécurité
5.4 La fonction détection de changement d’état (CN)

CHAPITRE 6 : Le port parallèle maître ou PMP

6.1 Généralités
6.2 Les registres de contrôle du port parallèle maître
6.3 Utilisation en mode parallèle esclave (PSP)
   6.3.1 Le mode parallèle esclave standard
   6.3.2 Le mode parallèle esclave avec tampons
   6.3.3 Le mode parallèle esclave avec adressage
6.4 Utilisation en mode maître (PMP)

CHAPITRE 7 : Les timers

7.1 Les trois types de timers des PIC24
   7.1.1 Le timer de type A
   7.1.2 Le timer de type B
   7.1.3 Le timer de type C
7.2 Les registres de contrôle des timers
7.3 Les différents modes de fonctionnement des timers
   7.3.1 Le mode timer standard
   7.3.2 Le mode compteur synchrone
   7.3.3 Le mode compteur asynchrone
   7.3.4 Le mode timer commandé par un signal de porte
   7.3.5 Manipulation des registres des timers
7.4 Utilisation des timers en mode 32 bits
   7.4.1 Le timer 32 bits en mode timer standard
   7.4.2 Le timer 32 bits en mode compteur synchrone
   7.4.3 Le timer 32 bits en mode compteur asynchrone
   7.4.4 Le timer 32 bits en mode commande par un signal de porte

CHAPITRE 8 : Les interfaces de capture ou ICP

8.1 Généralités
8.2 Le registre de contrôle du module de capture
8.3 Fonctionnement des différents modes de capture
   8.3.1 Le mode capture simple
   8.3.2 Le mode capture avec prédivision
   8.3.3 Le mode capture sur chaque front
   8.3.4 Changement de mode de capture
   8.3.5 Gestion des tampons de capture
   8.3.6 Utilisation en mode sommeil ou attente

CHAPITRE 9 : Les interfaces de comparaison ou OC

9.1 Généralités
9.2 Les registres de l’unité de comparaison
9.3 Fonctionnement des différents modes de comparaison
   9.3.1 Le mode comparaison simple
   9.3.2 Le mode comparaison double
   9.3.3 Le mode modulation de largeur d’impulsion (PWM)
   9.3.4 Période, rapport cyclique et résolution
   9.3.5 Utilisation en mode sommeil ou attente

CHAPITRE 10 : L’horloge temps réel ou RTCC

10.1 Généralités
10.2 Les registres de l’horloge temps réel
10.3 Utilisation de l’horloge temps réel
   10.3.1 Mise à l’heure de l’horloge
   10.3.2 Lecture et écriture dans les registres d’heure et date
   10.3.3 Utilisation de l’alarme
   10.3.4 Modes sommeil, attente et reset

CHAPITRE 11 : Les comparateurs analogiques et la source de tension de référence

11.1 Les comparateurs analogiques
   11.1.1 Le registre des comparateurs analogiques
   11.1.2 Utilisation des comparateurs analogiques
   11.1.3 Mode sommeil et reset
   11.1.4 Schéma équivalent des entrées
 11.2 La source de tension de référence

CHAPITRE 12 : Le convertisseur analogique/digital 10 bits

12.1 Principe général
12.2 Les registres du convertisseur analogique/digital
12.3 Utilisation du convertisseur analogique/digital
   12.3.1 Source de tension de référence
   12.3.2 H orloge de conversion
   12.3.3 Sélection des entrées
   12.3.4 Modes d’échantillonnage
   12.3.5 Gestion du tampon de sortie
   12.3.6 Modes sommeil, attente et reset
   12.3.7 Schéma équivalent des entrées

CHAPITRE 13 : L’interface de mesure de temps de charge ou CTMU

13.1 Généralités
13.2 Les registres de l’interface CTMU
13.3 Utilisation de l’interface CTMU
   13.3.1 Mesure de condensateurs
   13.3.2 Mesure précise de temps
   13.3.3 Utilisation de l’interface CTMU comme monostable
   13.3.4 Modes sommeil, attente et reset

CHAPITRE 14 :L’interface série synchrone ou SPI

14.1 Généralités
14.2 Les registres de l’interface SPI
14.3 Utilisation de l’interface SPI
   14.3.1 Utilisation en mode SPI maître
   14.3.2 Utilisation en mode SPI esclave
   14.3.3 Utilisation en mode amélioré
   14.3.4 Utilisation des modes trame
   14.3.5 Modes sommeil et attente

CHAPITRE 15 : L’interface série asynchrone ou UART

15.1 Généralités
15.2 Les registres de l’UART
15.3 Utilisation de l’UART
   15.3.1 Emission de données sur 8 ou 9 bits
   15.3.2 Réception de données sur 8 ou 9 bits
   15.3.3 Fonctionnement en mode 9 bits avec détection d’adresse
   15.3.4 Utilisation du mode IrDA
   15.3.5 Modes sommeil et attente

CHAPITRE 16 : Les interfaces évoluées : I2C, USB, CAN, etc.

16.1 L’interface pour bus I2C
   16.1.1 Bref historique du bus I2C
   16.1.2 Principes généraux
   16.1.3 L’interface I2C des PIC24
16.2 L’interface USB
16.3 L’interface CAN
   16.3.1 Bref historique du bus CAN
   16.3.2 Principes généraux
   16.3.3 L’interface ECAN des PIC24

CHAPITRE 17 : Jeu d’instructions, outils de développement et programmation

17.1 Modes d’adressage et jeu d’instructions
17.2 Les outils de développement
17.3 Programmation en circuit ou ICSP
17.4 Le mode « in circuit debugger » ou ICD

Annexe A : Liste et organisation des registres internes